Japanese Laid-Open Utility Model Application Sho 61 - 44854

0

The shaded portions in the drawing indicate polycrystalline silicon wire, and portions that are not shaded indicate metal wire, respectively.

**②** 

In the 2<sup>nd</sup> embodiment shown in Fig. 4, multiple portions of channel formation sections 12, 13, 15 and 16 of the polycrystalline silicon wire, which form gate electrodes that control channels, cause short-eircuits.

(3)

For the purpose of easily understanding metal wires that cause short circuits in Fig. 4, the metal wires are arranged on the field of a semiconductor substrate. However, it is also possible to arrange metal wires on polycrystalline silicon wires, which form the gate electrodes.

19 日本国特片厅(JP) ①実用新案出題公開

@ 公開実用新案公報(U) 昭61-44854

@Int Cl.4

識別記号

斤内整理番号

@公開 昭和61年(1986)3月25日

H 01 L 27/08

102

6655-5F 8422-5F

審査請求 未請求 (全 頁)

図考案の名称

ÇMOS出力パッファ

②実 関 昭59-128916

願 昭59(1984)8月24日

貞 宏

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社

B

郊代 選 人 弁理士 旅谷 雄太郎



### 明 細 書

1 考案の名称

CMOS出力バツファ

2 実用新案登録請求の範囲

半球体拡板上に形成されたシリコンゲート MOSトランジスタのチャンネルを制御するゲート電極を形成する多結晶シリコン配線の両線端を含む複数箇所を金属配線で短絡した構造を有する P チャンネルシリコンゲート MOSトランジスタと、 WMOSトランジスタと同様の構造の N チャンネルシリコンゲート MOSトランジスタとで構成されたことを特徴とする CMOS 出力パッフア。

3 考案の詳細な説明 考案の属する技術分野

本考案は半導体基板上に形成された外部接続端子をドライブする CMOS 出力バッファの構造に関する。

従来の技術

半導体基板上に構成された集積回路において、 集積回路内で生成された電気的信号は、外部増子



を通して他のデバイスにその信号を供給するために、低抵抗で導通するチャンネル幅の大きいトランジスタにより構成された出力パツファ回路へ入力される。

CMO8 トランジスタにより構成された出力パツファの回路は、第1図に示される様に、単なるインペータ構造をしている。

又、CMOS 出力パッフア回路においては出力値の変化する過波期において本来貫通電流が流れる欠点を有し、出力パッフアのようにトランジスタのチャンネル額の大きい場合にはその貫通電流による消費電比例して大きくなり、その貫通電流による消費電力の増加、あるいは電源電圧、基準電圧の変動をまねく。

従来の CMOS 出力パッファの構造は、第2回に示すように、入力信号を供給する多結晶シリコン配献1をゲート電極とする N チャンネル MOSトランジスタ2、 8 及びP チャンネル MOSトランジスタ5、 6 により構成され、出力パッファの入力信号は MOSトランジスタのチャンネルを制御するグ

班马

- ト電板を形成する多結晶シリコン配線 1 の一片 に接続されていた。

第2図に示された従来の出力ペッファの構造に おいて、入力信号の変化に対する MOSトランジス タのゲート電極への信号の伝達波形はゲート電極 を形成する多結晶シリコン配線が高抵抗なために、 その抵抗とMOSトランジスタが有する静電容量と の積に比例して鈍り、更に上記チャンネルを制御 するゲート電框上の多結晶シリコン配盤の抵抗及 び静電容量値は分布定数であるために、入力信号 の鈍りはチャンネル上の入力信号が入力される入 口からの胚盤により異なる。つまり第2図におけ るPチャンネルMOSトランシスタ5のゲート電板 Ba、 5b の位置では入力信号の信号の波形の鈍り が異なりゲート電極5bの位置ではその地点の入力 信号から見た容量及び抵抗が最大となつて波形の 鈍りは投大となる。とのととはNチャンネル MOS トランジスタのゲート電極上の2章。 20 の位置で もおとる。とのとき、一般に CMO8 インパータの 入力波形の鈍りは貫通電流を多くすることが知ら 理由

れており、この出力パッファにおいても 5k と 2b のゲート 電極下のチャンネルに流れる質通電流が増大し、消費電力の増加あるいは電源電圧、基準電圧の変動が大きくなる欠点を有していた。

従来のCMOSトランジスタにより構成されたバッファは上述したように、トランジスタの浮スタのトランジスタのおり、たまける抵抗値を小さくする場合にそのトランシスタのチャンネルを大きくするが、トランネルを制御する多結晶シリコンの方ではあり、その多結晶シリコンの技術によりゲート電極の数端では制御信号の放形が終り、バッファを形成するP型MOSトランジスタが同時に導通し、大きな質通電流が流れる。

考案の目的

本考案は従来の技術に内在する上記欠点を解消する為になされたものであり、従つて本考案の目的は、このP型 MOSトランジスタとN型 MOSトランジスタとN型 MOSトランジスタが同時に導通する期間を短かくするためにゲート電極を形成する多結晶シリコン配線の構



造を改善することにより、貫通電池を小さくした 新規な CMOS 出力パッファの構造を提供すること にある。

#### 考案の構成

上記目的を選成する為に、本考案に係る CMO8 出力パッフアは、半導体基板上に形成されたシリコンゲート MOSトランジスタのチャンネルを制御するゲート電極を形成する多結晶シリコン配線の両縁を含む複数箇所を金異配線で短絡した構造を有する P チャンネルシリコンゲート MOSトランジスタと N チャンネルシリコンゲート MOSトランジスタとで構成され、しかして、出力パッフアのデータが反転する時に生じる貫通電流による消費電力を少なくすることができる。

### 考案の実施例

次に本考案をその好ましい各実施例について図面を参照しながら具体的に説明する。

第3図は本考案の第1の実施例を示す構成図で ある。図における斜線の部分は多結晶シリコン配 線、斜線が施されていない部分は金属配線をそれ

j

ぞれ示す。第3図において、Pチャンネルシリコ ンゲート MOSトランジスタのチャンネルを制御す るゲート電極を形成する多結晶シリコン配線のチ ヤンネル形成部 15、16 の両線端は金属配線 11a、 11b、11¢により短絡されている。しかして、入力 「信号からみたゲート電極上の多結晶シリコン配線 のCR時定数を小さくすることにより入力信号の 波形の鈍りを少なくしている。同様に、Nチャン ネルシリコンゲート MOSトランジスタのチャンネ ルを制御するゲート電極を形成する多結晶シリコ ン配線のチャンネル形成部12、13の両級別は金属 配 額 11d、11e により短絡され、 やはり 入力 信号の 波形の鈍りを少なくしている。とのことにより、 第3図に示す構造の出力パツフアにおいては、P チャンネル MOSトランジスタとNチャンネル MOS トランジスタのゲート電極上の入力液形の鈍りが 少ないために貫通電流を少なくすることができる。 第4.図は本考案の第2の実施例を示す構成図で ある。 第 3 図 に示した第 1 の 奥 施 例 は MOS トラン ジスタのチャンネルを制御するゲート 電極を形成



į

する多結晶シリコン配線の両線端のみを金属配線で短絡した場合の例であるが、第4図に示された第2の実施例においては、チャンネルを制御するゲート電極を形成する多結晶シリコン配線のチャンネル形成部 12、13、15、16 の複数箇所が金属配線で短絡されている。

第3図③第4図において短絡する金属配線をわかりやすくするために、半導体基板のフィールド上に配置したが、ゲート電極を形成する多結晶シリコン配線上に配置するととも可能である。

### 考案の効果

以上説明した様に、本考案による構造を CMOS 出力パッファにもたせることによつて、入力信号 は低抵抗の金属配線により入力信号を対して、全域でより入力信号を対したができる。 従つて、本考案による CMOS 出力パッファ は、入力放形の飾りによる CMOS 出力パッファは、入力放形の飾りによる は通電流の増加を防ぎ、消費電力の増加又はまる 電流による 電流による 電流による できる。

ある。

### 4 図面の簡単な説明

第 1 図は出力パッフア回路の構成図である。 Qp … P チャンネル MOSトランジスタ、Qn … N チャンネル MOSトランジスタ、 I … 出力パッフアの入力、 O … 出力パッフアの出力取出し端子 第 2 図は従来の CMOS 出力パッフアの平面図で

1 …入力信号が入力される多結晶シリコン配紙、
2、3… N チャンネルシリコンゲート MOSトラン N ナマンネル形成部・2 a …入力信号に近ののチンチャンネルシリコンゲート MOSトランシスを取りコンゲート MOSトランシスをサンネルシリコンゲートのSトランシスをはいる。 5 a … ト MOSトランシスをはいる。 5 b …入力信号に近いアチャンネルを成部、 5 b …入力信号に近いアチャンネルを成部、 5 b …入力信号から最も強いアチャンネルを成部、 5 b …入力信号からカランジスタのチャンネルが成部、 7 … 基準電圧の


金属配線、8 …電源電圧の金属配線、9 …金属配線と多結晶シリコン配線又は拡散層とスルーホールするコンタクト、10 …拡散層領域

第3回及び第4回は本考案によるCMOS出力パッファの第1及び第2の実施例を示す平面図である。

11 …入力信号が入力される多結晶シリコン配線、11a ~ 11e … 出力パツフアのゲート電極へ接続するために配接された金属配線、12、13 … N チャンネルシリコンゲート MOSトランジスタのチャンネル形成部、14 … 出力パツフアの出力を取り出す 力ポッド、15、16 … P チャンネルシリコンゲート MOSトランジスタのチャンネル形成部、17 … 基準電圧の金属配線、18 … 電源電圧の金属配線、19 … 金属配線と多結晶シリコン配線又は拡散層とスルーホールするコンタクト、20 …拡散領域(21 の部分を除く)

実用新案登録出顧人 代 理 人 日本電気株式会社 弁理士 賴 谷 雄太郎

(




第 1 図

出 顧 人 日本证实容式会社 代 理 人 弁理十 館谷雄太郎

541

armor a gr



第 2 図


104 542 108

出題人 自定位数符式部件 船车推谷舶 化测点。

昭和61-|4485。

公開実用





能動位域にフェタクトなし、

